|
下載 GoldenGate
RFIC 模擬器型錄
(PDF，976 KB)
|
|
RF 積體電路模擬與分析解決方案
無線通訊已成為現今成長最快速的電子產業。RF 工程師也因而承受龐大的壓力，必須推出新的處理技術、建立更緊密的規格，並縮短時程，以應付上市壓力。
為解決這些問題，Xpedion 已針對整合 RF IC 設計開發出最先進的 RFIC 模擬與分析解決方案。Xpedion 的 GoldenGate 模擬器可大幅降低模擬時間，並提高使用中裝置的容量。
這些優點讓設計人員在 Tape out 之前，即可完整描述其設計的特性，確保減少設計嘗試的次數並大幅降低成本。此外，GoldenGate 可讓設計人員執行之前無法在電路層進行的分析 (例如對無線電進行 ACPR、區塊分析和後寄生電容模擬，而毋需數千個使用中裝置)。GoldenGate 運用市場上現有速度最快且容量最高的頻域解決方案來解決這些問題。 » 詳細資訊
|
按一下以下連結，以取得完整資訊。
|
注意
2006 年 8 月，Xpedion Design Systems 成為安捷倫科技的一部分。本文所述的 GoldenGate 模擬器現由安捷倫 EEsof EDA 提供。
按一下以下連結即可與您當地的安捷倫 EEsof EDA 業務工程師聯絡： 安捷倫 EEsof EDA
|
|
|
GoldenGate RFIC 模擬器
獨有的 RFIC 驗證
GoldenGate 已最佳化其獨有的演算法，以因應現今複雜的無線電設計需求的挑戰。這些需求所需的模擬器必須具備前所未有的能力。GoldenGate 提供匯聚完整收發器的能力並可在 Tape out 之前快速完整地描述設計特性，來解決這些需求。
減少設計嘗試的次數
所有 RFIC 設計專案中常遇到的問題，就是無法在 Tape out 之前完整描述無線電特性。這會導致設計嘗試次數增加，進而使成本提高、錯過上市時程並導致公司失去業務競爭力。無法完整描述特性主要的原因，通常是現有模擬工具無法執行以及缺乏時間。GoldenGate 可透過模擬完整收發器鏈路 (包括檢視寄生電容)、高速執行這些模擬，以及運用其獨特的頻域能力，來執行必要的分析，讓設計人員符合規格要求，進而協助降低設計嘗試次數。
提高製造能力
設計人員通常不僅要面對設計可用的無線電，還必須確保可進行量產。GoldenGate 讓設計人員執行廣泛的 Monte Carlo 分析、跨製程邊界掃描以及良率分析。這些模擬通常相當耗時，因而不適用於緊湊的設計時程。GoldenGate 運用其獨有的頻域功能提高傳統暫態技術的模擬速度，讓設計人員可充份運用這些必要的分析。
產品文獻
出版品
使用者支援
研討會文章
RFIC 設計研討會： "Tackling the Tough Problems"
7 月 24 - 26 日 - San Diego, Irvine, Santa Clara, CA
 top of page
 printer-friendly version
 email this page
|
 |
|
